Verilog‌ یک زبان برای توصیف و مدل سازی سخت افزار ابداع شده است . به کمک این زبان توصیفی می توان مدارهای انالوگ و دیجیتالی و سیستم های دیجیتالی مانند فلیپ فلاپ و یا پردازنده و مدارهای ترکیبی و خافظه را مدل سازی نمود. Verifying Logic که به اختصار Verilogخوانده می شود ساختاری شبیه زبان برنامه نویسی سی دارد و توسط مهندس شرکت گیتوی دیزاین اتومیشین با نام Phil Moorby ابداع گردید. و سپس با بازنگری در سال ۱۹۹۳ توسط IEEE استانداردسازی شد.با استفاده از این زبان می توان هر مدار الکتریکی و میکرو کنترلر را در هر سطح و پایه ای توصیف و مدل سازی نمود . این کتاب نتیجه تلاش مهندس ابراهیم جهانداری می باشد که از گروه برق دانشگاه صنعتی اصفهان تهیه شده است . این کتاب به گونه ای نوشته شده است تا در هر سطحی برای دانشجویان رشته سخت افزار و برق قابل درک و فهم باشد ولی پیشنیاز آن باید شما درس مدار منطقی را گذرانده باشد.مرحع اصلی این کتاب Verilog HDL – A Guide to Digital Designمی باشد . از قابلیت های Verilogمی توان به بستر PLI اشاره نمود زیرا به کمک آن می توان کنترل برنامه های Verilog را بر عهده توابع تعریف شده زبان c قرار داد و این امر باعث انعطاف پذیری بیشتر و توسعه برنامه های توسط زبان برنامه نویسی C را میسر می سازد. شما می توانید این کتاب را باعنوان خودآموز زبان توصیف سخت افزار Verilog از سایت آغازه رایگان دانلود کنید. امید است که مورد توجه شما عزیزان قرار بگیرد.

 عنوان: خودآموز زبان توصیف و مدل سازی سخت افزار Verilog

زبان آموزش : فارسی

نویسنده: ابراهیم جهانداری

تعداد صفحه: ۶۳

حجم فایل: ۲ مگابایت

قابل توجه کاربران شما می توانید این کتاب را یکجا و بطور کامل از لینک زیر دریافت کنید. {plusone}

لینک مستقیم :

برای دریافت فایل اینجا کلیک کنید. (لینک مستقیم)

لینک کمکی:

برای دریافت فایل اینجا کلیک کنید. (لینک مستقیم)